TSMC는 N2 공정 기술이 개발 초기 단계에서 N3, N5, N7을 포함한 이전 세대보다 낮은 결함 밀도(D0)를 보인다고 밝혔습니다. 이 발표는 북미 기술 심포지엄에서 이루어졌으며, TSMC는 2025년 4분기 말까지 2nm급 칩의 …

TSMC의 새로운 기술 노드에서의 수율에 대한 최근 소문이 2025 기술 심포지엄에서 다루어졌으며, 유망한 결과가 공개되었습니다. N2 공정은 현재 대량 생산이 시작되기 불과 6개월 전에 성공적인 선행 공정인 N5와 N7과 거의 …

TSMC는 미국에서 N2(2nm급) 칩의 30%를 생산할 계획을 발표하며, 애리조나주 피닉스에 Fab 21을 주요 반도체 제조 허브로 설립합니다. 이 조치는 독립적인 반도체 제조 클러스터를 형성하고, 규모의 경제를 강화하며, 미국 내 완전한 …