젠 5 CPU 아키텍처는 AMD에게 2025년 1분기 동안 번창하는 성과를 안겨주었으며, 라이젠 프로세서에 의해 클라이언트 부문에서 상당한 수익 증가가 있었습니다. 클라이언트 부문은 전년 대비 68%의 수익 증가를 기록하며, 지난해 같은 …

TSMC는 N2 공정 기술이 개발 초기 단계에서 N3, N5, N7을 포함한 이전 세대보다 낮은 결함 밀도(D0)를 보인다고 밝혔습니다. 이 발표는 북미 기술 심포지엄에서 이루어졌으며, TSMC는 2025년 4분기 말까지 2nm급 칩의 …

TSMC는 24개의 공장을 건설함으로써 제조 능력을 대폭 확장하고 있으며, 이는 반도체 파운드리 시장에서 수십 년간의 지배력을 강화하는 데 기여하고 있습니다. 이전에는 각 공장의 건설이 주목할 만한 사건이었으나, TSMC의 현재 규모는 …

TSMC는 올해 하반기에 2nm N2 공정 노드의 대량 생산을 시작할 예정이며, 이를 위해 게이트 올 어라운드(gate-all-around, GAA) 나노시트 트랜지스터를 활용합니다. 이 새로운 기술은 성능과 전력 효율성에서 10%에서 15%의 성능 향상과 …

AMD는 2026년 출시 예정인 6세대 EPYC '베니스' 프로세서의 코어 복합 다이(CCD)로 첫 2nm급 실리콘을 발표했습니다. 이 CCD는 TSMC의 N2 공정 기술로 설계된 첫 번째 고성능 컴퓨팅(HPC) CPU 디자인으로, AMD의 기술 …

이 기사는 TSMC의 N2 공정이 인텔의 18A 제조 기술에 비해 SRAM 밀도에서 갖는 이점을 다룹니다. TSMC의 N2는 2nm급에서 작동하며, 약 0.0175 µm²의 고밀도 SRAM 비트 셀 크기를 자랑하여 38 Mb/mm²의 …

TSMC는 2025년 하반기에 N2(2nm급) 제조 공정을 사용한 반도체의 대량 생산을 시작할 준비를 하고 있습니다. 주장된 TSMC 엔지니어의 최근 주장에 따르면, 2nm 공정의 수율이 6% 증가하여 고객에게 수십억 달러의 절감 효과를 …

TSMC는 분기 기준으로 처음으로 100억 달러 이상의 이익을 달성하며 역사적인 이정표를 세웠습니다. 이번 분기의 수익은 235억 달러에 달하며, 이 상당한 이익률은 N3 칩에 대한 높은 수요에 기인합니다. 현재 N3 칩은 …

TSMC의 차세대 N2(2nm급) 제조 기술은 기존 N3(3nm급) 공정에 비해 상당한 이점을 제공할 것으로 예상되며, 여기에는 나노시트 게이트 올 어라운드(GAA) 트랜지스터와 나노플렉스(NanoFlex) 기술의 채택이 포함됩니다. 그러나 N2 기술을 사용하는 300mm 웨이퍼의 …