이 기사는 TSMC의 N2 공정이 인텔의 18A 제조 기술에 비해 SRAM 밀도에서 갖는 이점을 다룹니다. TSMC의 N2는 2nm급에서 작동하며, 약 0.0175 µm²의 고밀도 SRAM 비트 셀 크기를 자랑하여 38 Mb/mm²의 …

TSMC는 2025년 하반기에 N2(2nm급) 제조 공정을 사용한 반도체의 대량 생산을 시작할 준비를 하고 있습니다. 주장된 TSMC 엔지니어의 최근 주장에 따르면, 2nm 공정의 수율이 6% 증가하여 고객에게 수십억 달러의 절감 효과를 …

TSMC는 분기 기준으로 처음으로 100억 달러 이상의 이익을 달성하며 역사적인 이정표를 세웠습니다. 이번 분기의 수익은 235억 달러에 달하며, 이 상당한 이익률은 N3 칩에 대한 높은 수요에 기인합니다. 현재 N3 칩은 …

TSMC의 차세대 N2(2nm급) 제조 기술은 기존 N3(3nm급) 공정에 비해 상당한 이점을 제공할 것으로 예상되며, 여기에는 나노시트 게이트 올 어라운드(GAA) 트랜지스터와 나노플렉스(NanoFlex) 기술의 채택이 포함됩니다. 그러나 N2 기술을 사용하는 300mm 웨이퍼의 …