추천 게시글이 없습니다.
TSMC는 N2 공정 기술이 개발 초기 단계에서 N3, N5, N7을 포함한 이전 세대보다 낮은 결함 밀도(D0)를 보인다고 밝혔습니다. 이 발표는 북미 기술 심포지엄에서 이루어졌으며, TSMC는 2025년 4분기 말까지 2nm급 칩의 …
2025-04-25 17:13 | 댓글: 0개TSMC의 새로운 기술 노드에서의 수율에 대한 최근 소문이 2025 기술 심포지엄에서 다루어졌으며, 유망한 결과가 공개되었습니다. N2 공정은 현재 대량 생산이 시작되기 불과 6개월 전에 성공적인 선행 공정인 N5와 N7과 거의 …
2025-04-24 16:31 | 댓글: 0개엔비디아의 GB202 GPU 다이는 761.56 mm² 크기로, 클라이언트 PC용으로 생산된 다이 중 가장 큰 것 중 하나로, GeForce RTX 5090 그래픽 카드의 높은 비용에 기여하고 있습니다. 추정에 따르면, GB202 다이의 …
2025-01-29 16:00 | 댓글: 0개Intel의 CEO인 Pat Gelsinger는 18A 공정 기술에 대한 낮은 수율 주장에 대해 회사를 방어했습니다. 그는 0.4 결함/제곱센티미터(def/cm^2)의 결함 밀도가 수용 가능하다고 주장하며, 이 기술이 대량 생산까지 몇 분기 남았음을 강조했습니다. …
2024-12-09 17:22 | 댓글: 0개브로드컴의 인텔 18A(1.8nm급) 제조 기술 시험 운영이 기대에 미치지 못한 것으로 전해지며, 이는 인텔이 2030년까지 두 번째로 큰 계약 반도체 제조업체가 되려는 목표에 도전이 될 수 있습니다. 브로드컴의 엔지니어들은 이 …
2024-09-04 15:15 | 댓글: 0개인텔은 자사의 18A(1.8nm급) 공정 기술이 제곱센티미터당 0.4개의 결함 밀도를 달성했다고 발표했으며, 이는 건강한 수치로 산업 표준인 0.5 def/cm^2보다 낮은 수치로 평가받고 있습니다. 이 지표는 패트 겔싱어(Pat Gelsinger) CEO가 도이치 뱅크(Deutsche …
2024-09-04 12:24 | 댓글: 0개