인텔의 파운드리 기술 연구팀은 IEDM 2024 컨퍼런스에서 2D 트랜지스터 기술, 칩 인터커넥트 및 패키징 분야에서 중요한 발전을 발표했습니다. 이 회사는 게이트 올 어라운드(GAA) 트랜지스터 성능 향상과 원자 두께의 2D 트랜지스터 도입을 포함한 이러한 혁신을 자세히 설명하는 7편의 논문을 발표할 예정입니다.
주요 하이라이트는 인텔의 감산 루테늄 기술로, 이는 인터커넥트 성능과 확장성을 개선하여 트랜지스터 간의 더 작은 와이어를 가능하게 합니다. 이 새로운 공정은 전통적인 구리를 루테늄으로 대체하고 공기 간극을 포함하여, 25nm 이하 피치에서 정전 용량을 25% 줄이는 데 기여하며, 이는 미래의 칩 설계에 매우 중요합니다.
인텔의 리본펫(RibbonFET)은 첫 번째 GAA 트랜지스터 설계로, 6nm의 게이트 길이와 1.7nm의 나노리본 두께를 갖추고 있어 기존 기술보다 뛰어난 확장성을 보여줍니다. 이 회사는 또한 NMOS 및 PMOS 트랜지스터에 2D 소재를 활용하는 방안을 탐색하고 있으며, 이전 결과에 비해 드라이브 전류에서 2배 향상을 달성했습니다.
패키징 기술 분야에서는 인텔의 선택적 레이어 전송(Selective Layer Transfer, SLT) 방법이 칩 간 조립 처리량을 100배 향상시켜 칩 다이의 더 빠르고 효율적인 결합을 가능하게 합니다. 이 혁신은 초박형 칩렛을 지원하며 다이 크기에 대한 더 나은 유연성을 제공합니다.
전반적으로 이러한 발전은 인텔을 반도체 기술의 최전선에 위치시키며, 산업이 더 작은 공정 노드와 더 효율적인 설계로 나아가는 과정에서 확장성과 성능의 중요한 과제를 해결하고 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.