브로드컴이 AI 및 HPC(고성능 컴퓨팅) 작업을 목표로 하는 초고성능 프로세서를 위해 설계된 3.5D eXtreme Dimension System in Package(3.5D XDSiP) 플랫폼을 소개했습니다. 이 혁신적인 플랫폼은 TSMC의 CoWoS(Chip on Wafer on Substrate) 및 고급 패키징 기술을 활용하여 최대 6000mm²의 3D 적층 실리콘과 12개의 HBM 모듈을 수용할 수 있는 시스템 인 패키지(SiP)를 생성할 수 있습니다. 이 플랫폼을 기반으로 한 첫 번째 제품은 2026년에 출시될 예정입니다.
3.5D XDSiP는 TSMC의 CoWoS-L 패키징 기술을 활용하여 컴퓨팅 및 I/O 칩렛을 위한 최대 약 4719 mm²의 인터포저 크기를 지원하며, 최대 12개의 HBM3/HBM4 패키지를 포함할 수 있습니다. 이 플랫폼의 주요 특징은 얼굴 대 얼굴(F2F) 적층 방식으로, 최대 7배 더 많은 신호 연결을 가능하게 하여 다이 간 인터페이스에서 전력 소비를 90%까지 크게 줄여 성능을 향상시킵니다. 이 방법은 3D 스택 내의 지연 시간을 최소화하여 칩 설계자에게 더 큰 설계 유연성을 제공합니다.
브로드컴은 TSMC와 협력하여 이 플랫폼을 개발하였으며, 구글, 메타, 오픈AI와 같은 주요 고객의 고성능 솔루션 요구를 충족할 예정입니다. 이 플랫폼의 주요 제품은 TSMC의 최첨단 N2 공정 기술로 제작된 4개의 컴퓨트 다이, 1개의 I/O 다이, 6개의 HBM 모듈을 통합할 것입니다. 브로드컴은 현재 3.5D 기술을 활용한 5개의 제품을 개발 중이며, 그 중 하나는 Arm ISA와 TSMC의 2nm급 공정 기술을 사용할 Fujitsu Monaka 프로세서입니다. 이 제품의 출하는 2026년 2월로 예정되어 있습니다.
전반적으로 브로드컴의 3.5D XDSiP 플랫폼은 칩 설계의 중요한 발전을 나타내며, AI 및 HPC 애플리케이션을 위한 성능, 효율성 및 비용 효율성을 개선할 것을 약속합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.