이 기사는 TSMC의 N2 공정이 인텔의 18A 제조 기술에 비해 SRAM 밀도에서 갖는 이점을 다룹니다. TSMC의 N2는 2nm급에서 작동하며, 약 0.0175 µm²의 고밀도 SRAM 비트 셀 크기를 자랑하여 38 Mb/mm²의 SRAM 밀도를 제공합니다. 반면, 인텔의 18A 공정은 1.8nm급으로, 0.021 µm²의 더 큰 SRAM 비트 셀 크기를 가지고 있어 약 31.8 Mb/mm²의 밀도를 나타냅니다. 이는 TSMC의 N2가 인텔의 최신 제품에 비해 SRAM 밀도에서 상당한 개선을 제공함을 나타냅니다.
두 공정 모두 게이트 올 어라운드(GAA) 트랜지스터를 사용하지만, TSMC는 이전의 FinFET 기술에 비해 SRAM 셀 크기를 더 공격적으로 줄이는 데 성공했습니다. 그러나 기사는 두 공정의 전력 소비 지표는 알려져 있지 않으며, 이는 전체 성능 평가에 중요한 요소라고 언급합니다.
인텔의 18A는 GAA 트랜지스터와 백사이드 전력 공급 네트워크(BSPDN)와 같은 주목할 만한 기능을 갖추고 있어 전력 공급을 개선하고 더 작은 설계를 가능하게 하여 논리 밀도를 증가시킬 수 있습니다. SRAM 밀도가 현대 칩 설계에 중요하지만, 기사는 논리 밀도가 더욱 중요하다고 강조하며, 이와 관련된 두 공정 간의 비교는 현재로서는 제공되지 않고 있습니다.
SRAM 밀도를 확장하는 데 있어 디자인 복잡성과 운영 요구 사항으로 인한 도전 과제가 강조됩니다. 기사는 TSMC의 N2가 SRAM 밀도에서 명확한 이점을 보이지만, 논리 밀도와 전력 소비와 관련된 전체 성능 비교는 아직 완전히 평가되지 않았다고 결론짓습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.