캐드니스(Cadence)의 CEO인 아니루드 데브간(Anirudh Devgan)은 회사의 AI 지원 칩 설계 도구가 실제로 새로운 공정 노드로 이동하지 않고도 차세대 공정 노드로의 전환에 필적하는 성능 및 밀도 향상을 달성할 수 있다고 발표했습니다. 이 도구는 칩 제조업체에게 중요한 지표인 성능, 전력, 면적(PPA)을 향상시키며, 비용 절감 효과도 함께 제공합니다. 데브간은 생산성 향상이 5배에서 10배에 이를 수 있으며, PPA 혜택이 일반적인 공정 노드 마이그레이션에서 얻는 15%에서 20%의 향상과 유사하게 최대 20%에 이를 수 있다고 강조했습니다.
캐드니스의 AI 도구는 아날로그, 디지털, 검증, PCB, 패키지/시스템 분석 등 다섯 가지 주요 플랫폼을 포함하는 포괄적인 포트폴리오의 일환입니다. 고객들은 PPA 향상이 5%에서 20% 사이에 이른다고 보고하며, 이는 현대 공정 기술의 맥락에서 중요한 성과로, 노드 간 성능 스케일링이 제한적입니다. 예를 들어, TSMC의 N3 공정은 N5 공정에 비해 단 10%에서 15%의 성능 향상만을 제공하므로, 캐드니스의 AI 기반 향상은 특히 주목할 만합니다.
캐드니스는 EDA(전자 설계 자동화) 소프트웨어 외에도 시뮬레이션 작업 부하를 가속화하는 데 필수적인 자체 팔라디움(Palladium) 프로세서를 설계합니다. 회사는 내부적으로 AI 솔루션을 적용하여 최신 팔라디움 Z3 칩에서 15%의 전력 향상과 AI IP 설계에서 13%에서 20%의 향상을 달성했습니다. 이러한 결과는 주요 고객들이 보고한 성능 향상과 일치하여 캐드니스의 AI 도구의 효과를 강화합니다. 전반적으로, 상당한 생산성 증가와 PPA 향상은 캐드니스의 AI 포트폴리오를 반도체 산업에 매력적인 솔루션으로 자리매김하게 하며, 이는 더 정교한 설계를 개발하면서 비용을 통제해야 하는 도전에 직면해 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.