삼성은 2026년에 차세대 400층 V-NAND를 출시할 예정이며, 이는 데이터 저장 용량과 신뢰성을 크게 향상시킬 것입니다. 이 새로운 V-NAND는 현재 9세대의 280층에 비해 43% 증가한 층 수를 특징으로 합니다. Bonding Vertical (BV) NAND 기술의 도입은 기존의 Circuit on Periphery (CoP) 설계에서의 전환을 의미하며, 저장 및 주변 회로의 별도 제조를 가능하게 합니다. 이 혁신은 스태킹 과정에서 회로 손상을 줄이고, 동일한 물리적 공간 내에서 비트 밀도를 거의 60% 높여 저장 용량을 증가시킬 것으로 기대됩니다.
앞으로 삼성은 2027년으로 예정된 11세대 V-NAND에서 1000층에 도달하는 것을 목표로 하고 있으며, 이는 층 수가 2.5배 증가하고 I/O 속도를 최대 50%까지 향상시킬 수 있습니다. 또한 삼성은 2027년에 Vertical Channel Transistor (VCT) 기술을 활용한 새로운 0a nm (<10nm) DRAM을 출시할 계획입니다. 이 기술은 3D DRAM 설계를 가능하게 하여 인접 셀 간의 간섭을 줄이고 전반적인 성능을 향상시킬 것입니다.
개발 일정에는 2025년에 1c nm 기반 DRAM의 도입과 2026년에 1d nm DRAM이 포함되어 있으며, 이는 삼성의 메모리 기술 발전과 반도체 시장에서의 경쟁력을 유지하려는 의지를 보여줍니다.
* 이 글은
wccftech.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.