TSMC의 차세대 N2(2nm급) 제조 기술은 기존 N3(3nm급) 공정에 비해 상당한 이점을 제공할 것으로 예상되며, 여기에는 나노시트 게이트 올 어라운드(GAA) 트랜지스터와 나노플렉스(NanoFlex) 기술의 채택이 포함됩니다. 그러나 N2 기술을 사용하는 300mm 웨이퍼의 비용은 30,000달러를 초과할 것으로 예상되며, 이는 이전에 예상된 25,000달러에서 상당히 증가한 수치이며 현재 N3 웨이퍼의 18,500달러보다도 훨씬 높은 가격입니다. 이 새로운 가격 책정은 N2 웨이퍼가 N4/N5 웨이퍼의 약 두 배에 해당하는 약 15,000달러에 달할 것임을 의미합니다.
보고된 가격 인상은 신중하게 바라봐야 하며, TSMC의 가격은 고객의 주문량 및 특정 계약과 같은 요인에 따라 달라질 수 있습니다. 일부 고객은 더 적은 비용을 지불할 수 있지만, 30,000달러라는 수치는 대략적인 추정치로 작용합니다. N2 공정은 동일한 복잡도 수준에서 성능을 10%에서 15% 향상시키고 전력 소비를 25%에서 30% 줄일 것으로 예상됩니다. 또한 N2 노드는 평균적으로 트랜지스터 밀도를 약 15% 향상시킬 것으로 보입니다.
나노시트 GAA 트랜지스터의 도입은 칩 설계자들이 성능과 전력 소비를 보다 정밀하게 최적화할 수 있도록 하며, 원하는 결과를 위해 트랜지스터 폭을 조정할 수 있는 능력을 제공합니다. 나노플렉스 기능은 동일한 블록 내에서 다양한 표준 셀을 통합할 수 있게 하여 성능, 전력 및 다이 크기를 최적화합니다.
TSMC는 N2 공정에 대규모 투자를 하고 있으며, 두 개의 새로운 팹을 건설하고 약 2억 달러에 달하는 고가의 EUV 리소그래피 장비를 확보하고 있습니다. N2 공정은 더 많은 EUV 리소그래피 단계를 포함할 가능성이 있으며, EUV 이중 패터닝의 복귀가 필요할 수 있어 생산 비용이 더욱 증가할 수 있습니다.
만약 웨이퍼당 30,000달러라는 가격이 정확하다면, 이는 TSMC 고객들이 N3에서 N2로 전환하는 경제적 타당성에 대한 의문을 제기합니다. 애플은 2025년 말에 자사 기기를 위해 N2 기술을 채택할 것으로 예상되며, 다른 주요 고객들도 일반적으로 1.5년에서 2년 이내에 뒤따를 것입니다. 2nm급 칩 개발은 새로운 지적 재산권과 설계 도구가 필요하여 전체 개발 비용이 증가할 수 있습니다. 궁극적으로 2nm 프로세서 개발을 감당할 수 있는 칩 설계자들은 증가한 생산 비용을 소비자에게 전가할 가능성이 높습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.