2024 핫 칩스에서 AMD는 최신 Zen 5 아키텍처를 발표하며 이전 세대에 비해 상당한 성능 향상을 강조했습니다. Zen 5는 1T 및 2T 성능 향상의 추세를 이어가며, 인텔의 차세대 루나 레이크 프로세서가 동시 멀티스레딩(SMT)을 생략하는 것과 대조적으로 SMT 지원을 유지하는 데 중점을 두고 있습니다. AMD의 엔지니어들은 명령어 페칭 및 실행 효율성을 개선하는 새로운 분기 예측기와 이중 디코드 클러스터를 포함한 프론트엔드 파이프라인의 향상을 강조했습니다.
Zen 5의 운영 캐시는 Zen 4보다 명목상 용량이 낮지만, 여러 마이크로 연산을 한 항목에 캐싱하여 마이크로 연산 저장을 최적화함으로써 더 나은 적중률을 제공합니다. 이 아키텍처는 정수 실행을 위한 통합 스케줄러를 특징으로 하여 명령어 처리를 보다 효율적으로 수행할 수 있게 합니다. AMD의 테스트에 따르면 다양한 애플리케이션에서 클럭당 평균 16%의 성능 향상이 나타났으며, 특정 벤치마크에서는 정수 작업에서 13.3%, 부동 소수점 작업에서 최대 55.9%의 향상이 확인되었습니다.
Zen 5의 부동 소수점 및 벡터 유닛은 크게 업그레이드되어 4×512비트 벡터 정수 실행을 달성했습니다. L1 데이터 캐시는 용량과 연관성이 50% 증가했으며, 4 사이클의 로드-투-유즈 지연을 유지하고 있습니다. 로드/스토어 유닛은 이제 최대 64개의 미완료 로드를 추적할 수 있어 메모리 작업 효율성을 향상시킵니다. 전반적으로 Zen 5는 IPC(명령어당 클럭) 향상을 보여주며, 특히 더 큰 코드 풋프린트를 가진 작업에 유리하여 AMD의 CPU 설계에서의 지속적인 혁신을 입증하고 있습니다.
이 기사는 Zen 5의 설계 선택에 대한 통찰을 제공하는 AMD 엔지니어들과의 흥미로운 논의에 대한 긍정적인 언급으로 마무리되며, Zen 5가 고성능 CPU 시장에서 강력하게 경쟁할 수 있는 위치에 있음을 강조합니다.
* 이 글은
chipsandcheese.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.