램버스가 HBM4 컨트롤러에 대한 첫 번째 지적 재산(IP)을 공개하여 고객들이 자신의 칩 설계를 시작할 수 있게 되었습니다. 초기 목표는 6.4 Gbps의 대역폭이며, 시간이 지남에 따라 10 Gbps를 초과하는 확장을 계획하고 있습니다.
HBM4는 HBM3에 비해 데이터 전송 속도를 두 배로 늘리는 것을 목표로 하고 있지만, HBM3의 발전으로 인해 그 정확한 의미는 불분명합니다. HBM3e의 도입으로 HBM3는 상당한 발전을 이루었습니다. HBM4의 시작 데이터 전송 속도인 6.4 Gbps는 현재 HBM3e 변형의 9.2 Gbps에서 10.0 Gbps에 이르는 사양과 비교할 때 명확한 후퇴를 나타냅니다. 그러나 HBM4는 16개의 메모리 채널 대신 32개의 메모리 채널을 갖춘 더 넓은 인터페이스의 이점을 누리며, 이는 2,048비트 인터페이스를 형성하여 HBM4 스택이 가장 빠른 HBM3e 구성보다 더 빠르게 작동할 수 있게 합니다.
램버스는 HBM4가 4, 8 또는 16층 구성으로 제공될 것이라고 확인했습니다. 24-Gbit 다이(3 GB)를 사용하면 스택당 최대 48 GB에 도달할 수 있으며, 새로 계획된 32-Gbit 다이(4 GB)를 사용하면 스택당 최대 64 GB에 이를 수 있습니다. 이러한 용량 증가에는 더 작은 면적에서의 전력 소비 증가와 열 발생 증가 등 여러 도전 과제가 따르며, 이는 패키징의 복잡성을 증가시킵니다. 따라서 HBM4는 기존 HBM3 칩보다 물리적으로 더 커지며, 인터포저와 레이아웃의 추가 개발이 필요합니다.
메모리 제조업체의 로드맵에 따르면, 첫 번째 최종 HBM4 칩은 2025년까지 배송될 것으로 예상되며, HPC 가속기와 같은 관련 제품도 곧 출시될 예정입니다. 그러나 HBM3e의 9.6 Gbps 구현이 개발의 기준점으로 작용하기 때문에 시장 출시까지는 다소 시간이 걸릴 수 있습니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.