SK 하이닉스가 10-nm 클래스에서 이정표를 달성한 첫 번째 제조업체라고 주장하며 1c 세대 DDR5 DRAM 칩의 개발 완료를 발표했습니다. 16 기가비트(2 GB)의 용량을 가진 이 칩의 대량 생산은 올해 말 시작될 예정이며, 2025년에는 더 많은 양이 예상됩니다.
새로운 1c 공정은 이전 1b 플랫폼을 기반으로 하며, 새로운 소재와 최적화된 EUV(극자외선) 리소그래피 기술을 활용하여 비용 경쟁력을 향상시켰습니다. 칩의 웨이퍼당 생산성은 설계 혁신 개선으로 인해 30% 증가할 것으로 예상됩니다.
1c DDR5 칩의 작동 속도는 이전 세대에 비해 11% 향상되어 8 Gbps(8,000 MT/s)에 도달했으며, 전력 효율성은 9% 이상 개선되었습니다. 이러한 향상은 특히 고성능 데이터 센터에 중요하며, AI 기술 발전으로 인한 전력 소비 증가 속에서 전기 요금을 최대 30%까지 줄일 수 있는 가능성을 제공합니다.
이 기사는 또한 DRAM 제조업체들이 사용하는 혼란스러운 명명법에 대해 논의하고 있으며, 현재는 실제 나노미터 측정 대신 알파벳 시스템을 사용하고 있습니다. 1c 표기는 1b 세대에 이어 10-nm 클래스의 여섯 번째 세대를 나타냅니다. 향후 세대는 10-nm 이하의 공정에 대해 0a, 0b, 0c와 같은 새로운 명명 규칙을 채택할 수 있습니다.
앞으로 2030년경 DRAM 제조에서 중요한 변화가 예상되며, 평면 구조에서 여러 층의 메모리 셀을 갖춘 3D 설계로의 전환이 이루어질 것입니다. 이 전환은 면적 밀도의 추가 확장을 보장하면서 EUV 제조와 관련된 증가하는 비용을 줄이는 것을 목표로 하고 있습니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.