삼성전자가 올해 말 HBM4 메모리 장치의 첫 테이프 아웃을 준비하고 있으며, 샘플링은 2025년 초에 시작될 것으로 예상됩니다. 이 회사는 HBM4 DRAM 장치에 최신 10nm급 DRAM 제조 공정을, HBM4 기본 다이에 4nm급 로직 기술을 활용할 계획입니다. 테이프 아웃 이후 생산 및 조립에는 몇 개월이 소요되며, 주요 고객, 특히 AI 및 HPC(고성능 컴퓨팅) 분야에 샘플링하기 전에 내부 테스트가 진행될 것입니다.
HBM4의 대량 생산은 2025년 말에 시작될 수 있지만, 실제 제품 출시 일정은 불확실합니다. HBM4 표준은 24 Gb 및 32 Gb 레이어를 지원하며, 4-high에서 16-high TSV(Through-Silicon Via) 스택 구성을 포함합니다. 초기 대량 생산은 내년 하반기에 12-high HBM4 스택으로 예상되며, JEDEC의 초기 사양에 따르면 속도 범위는 최대 6.4 GT/s에 이를 수 있습니다.
경쟁이 치열한 시장에서 SK Hynix도 올해 하반기에 HBM4를 대량 생산할 예정이며, 샘플링 일정은 아직 공개되지 않았습니다. SK Hynix는 HBM4에 대해 처음에 1b DRAM 기술을 고려했으나, 삼성의 1c 생산 선택으로 인해 전략을 재검토하게 되었습니다. 또한, SK Hynix는 TSMC와 협력하여 HBM4 모듈의 기본 다이를 제조할 예정이며, TSMC의 고급 12FFC+ 및 N5 공정 기술을 활용하여 통합성과 비용 효율성을 높일 계획입니다.
HBM4 기술의 발전은 메모리 성능에서 주목할 만한 도약을 의미하며, 특히 AI 및 고성능 컴퓨팅 애플리케이션에 적합하여 삼성과 SK Hynix를 이 진화하는 시장의 선두주자로 자리매김하게 합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.