SK하이닉스는 자사의 차세대 3D DRAM 기술이 EUV(극자외선 리소그래피) 공정 비용을 절반 수준으로 낮출 수 있다고 발표했습니다. 이는 서재욱 연구원이 한 컨퍼런스에서 밝힌 내용으로, DRAM 제조업체들이 10나노급 6세대 DRAM(1c DRAM)으로 전환하면서 직면하고 있는 재무적 어려움을 강조했습니다. SK하이닉스와 삼성전자는 올해 중 1c DRAM 생산을 시작할 예정입니다.
3D DRAM 기술은 트랜지스터를 수직으로 적층하여 다층 메모리를 구현하는 방식으로, 3D NAND 기술과 유사합니다. 이를 통해 동일한 면적에 더 많은 비트를 저장하거나 동일 용량의 메모리 칩 크기를 줄일 수 있습니다. 4F2 레이아웃의 3D DRAM은 기존 6F2 DRAM 대비 약 30% 더 작은 칩 면적을 가질 것으로 예상됩니다. 삼성전자는 2030년 3D DRAM 양산을 계획 중이며 16층 적층을, 마이크론 테크놀로지는 초기에 8층 적층을 고려하고 있습니다.
3D DRAM 생산에는 새로운 소재와 웨이퍼 본딩 기술이 필요할 것으로 보입니다. 이 방식은 이미 일부 3D NAND 제품에서 활용되고 있습니다.
3D DRAM으로의 전환은 DDR5 모듈과 같은 표준 메모리는 물론 High Bandwidth Memory(HBM)에도 필수적인 DRAM 제조의 획기적인 변화를 의미합니다. 이는 기존 2D 설계의 비용 압박과 기술적 한계로 인해 필요해진 근본적인 변화로 평가됩니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.