삼성은 2024년 말에서 2025년 초 사이에 첫 번째 고NA(수치 구경) EUV 노광기를 설치할 준비를 하고 있습니다. 이 장비는 0.55 수치 구경을 갖추고 있어, 차세대 공정 기술을 위한 연구 개발에 주로 사용될 예정입니다. 이 설치는 삼성의 화성 캠퍼스에서 이루어질 것이며, 2025년 중반까지 가동을 목표로 하고 있습니다. 삼성의 일정이 Intel보다 약 1년 늦지만, TSMC와 SK hynix에 비해서는 이 기술 도입을 앞서고 있습니다.
고NA EUV Twinscan EXE 장비는 8nm 해상도를 달성하도록 설계되어, 현재 Low-NA EUV 시스템의 13nm 한계를 크게 개선할 것으로 기대됩니다. 이를 통해 트랜지스터 크기를 약 1.7배 줄이고 트랜지스터 밀도를 3배 가까이 높일 수 있습니다. Low-NA 시스템은 유사한 해상도를 얻기 위해 복잡하고 비싼 이중 패터닝 공정이 필요하지만, 고NA EUV는 생산을 단순화하고 수율을 높이며 비용을 절감할 것으로 기대됩니다.
삼성은 고NA EUV 기술 생태계 구축에도 힘쓰고 있습니다. Lasertec, JSR, Tokyo Electron 등과 협력하여 2027년까지 상용화를 추진하고 있으며, Synopsys와도 협력하여 기존 회로 설계에서 곡선 패턴으로의 전환을 준비하고 있습니다.
하지만 고NA EUV 기술로의 전환에는 과제도 있습니다. 장비 가격이 3.8억 달러에서 4억 달러로 매우 높고, 광학 필드 크기가 절반으로 줄어들어 칩 설계에 큰 변화가 필요합니다. 또한 이 장비의 크기가 늘어나면서 팹 레이아웃 재설계도 요구됩니다. 8nm의 임계 치수 달성은 향후 3nm 이하 공정 기술 개발에 필수적이지만, 2nm급 노드에서는 대부분의 업체가 이중 패터닝을 필요로 할 것으로 보입니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.