Imec, 로직 및 DRAM 패터닝을 위한 고난도 리소그래피 최초 시연 성공

전문: https://www.anandtech.com/show/21513/imec-uses-highna-lithography-f...

원저자: Anton Shilov | 작성일: 2024-08-08 14:00
사이트 내 게시일: 2024-08-08 14:16
Imec은 ASML과 협력하여 ASML의 Twinscan EXE:5000 EUV 노광기를 이용해 논리 회로와 DRAM 패턴을 처음으로 성공적으로 인쇄하는 중요한 이정표를 달성했습니다. 이 EUV 노광 시스템은 업계 최초의 High-NA EUV 스캐너로, 단일 노광으로 1.4nm급 공정 기술에 적합한 해상도를 달성했습니다. 이는 High-NA EUV 기술 생태계 개발이 상용 반도체 생산을 위한 궤도에 올라있음을 확인해주었습니다.

Imec의 Luc Van den hove 사장 겸 CEO는 이번 결과가 20nm 미만 금속 배선층을 단일 노광으로 구현할 수 있는 High-NA EUV 노광 기술의 예상 해상도 성능을 검증했다고 강조했습니다. 이는 논리 회로와 메모리 기술의 지속적인 치수 축소를 위해 매우 중요한 진전입니다.

이번 성공 시연에는 새로운 감광액, 하부층, 레티클 개발과 기존 공정 조건 최적화 등 ASML과 Imec의 광범위한 준비 작업이 선행되었습니다. 그 결과 Imec은 9.5nm의 미세 금속 배선과 19nm 피치, 20nm 미만 치수를 갖는 랜덤 논리 구조를 구현할 수 있었습니다. 또한 Imec은 22nm 피치의 2D 구조와 30nm 중심 간 거리의 랜덤 비아 등 초고밀도 패턴을 실현해 높은 패턴 충실도와 임계치수 균일성을 입증했습니다.

Imec의 Steven Scheer 선임 부사장은 High-NA 기술로 구현한 논리 회로와 메모리 패터닝 시연 결과에 대해 매우 고무적이라고 밝혔습니다. 이를 통해 보다 확장된 2D 구조를 단일 노광으로 구현할 수 있게 되어, 설계 유연성을 높이고 패터닝 비용과 복잡성을 줄일 수 있을 것으로 기대된다고 말했습니다. 또한 Imec은 단일 노광으로 DRAM 설계, 즉 스토리지 노드 랜딩 패드와 비트라인 주변 회로를 성공적으로 패터닝하는 성과를 거두었습니다.

* 이 글은 anandtech.com의 기사를 요약한 것입니다. 전체 기사의 내용은 이곳에서 확인하실 수 있습니다.
카테고리: Memory
태그: ASML (38) DRAM (36) chip production (23) lithography (11) semiconductor technology (5) High-NA EUV (4) Imec (2) logic patterns (1) angstrom era (1)

댓글

댓글을 쓰기 위해서는 로그인을 해 주세요.