임엑스는 ASML과 협력하여 0.55 수치구경(NA)을 지원하는 트윈스캔 EXE:5000 EUV 리소그래피 툴을 이용해 업계 최초로 로직 및 DRAM 구조물을 성공적으로 패턴화했습니다. 이는 마이크로일렉트로닉스 생산에 있어 중요한 이정표를 마련한 성과로, 고해상도 패터닝 기술의 구현을 입증했습니다. 임엑스는 현재 사용되는 저-NA 툴의 13nm 해상도를 뛰어넘는 9.5nm 밀집 금속 배선을 가진 랜덤 로직 구조물을 패턴화했습니다. 이는 19nm 피치와 20nm 미만의 팁-간 치수를 가능케 하여, 단일 고-NA 노광으로 1.4nm급 공정 기술 기반의 로직 제조를 실현했습니다. 또한 30nm 중심 간 거리를 가진 랜덤 비아도 구현, 탁월한 패턴 충실도와 임계치수 균일성을 선보였습니다. 22nm 피치의 2D 특징을 3nm급 제조 공정에 적합하게 패턴화했습니다. 이는 트윈스캔 EXE 고-NA EUV 리소그래피 시스템이 1년 미만 전 조립된 것을 감안할 때, 매우 빠른 진척이라 할 수 있습니다. 이는 이전에 고-NA EUV 기술로 10nm 밀집 선폭을 인쇄하는 성과에 이어 이뤄진 것입니다. 임엑스 Luc Van den Hove 사장 겸 CEO는 이번 결과가 로직 및 메모리 기술의 치수 스케일링 지속에 핵심인 고-NA EUV 리소그래피의 예상 해상도 기능을 확인했다고 강조했습니다. 또한 임엑스는 단일 노광으로 스토리지 노드 랜딩 패드와 비트라인 주변부를 32nm 피치에 통합하는 DRAM 레이아웃을 개발해, 필요 마스크 층 감소로 제조 과정 단순화 가능성을 제시했습니다. 고-NA EUV 패터닝 성공은 ASML, 임엑스, 그 외 파트너사들의 소재 및 공정 최적화 노력 덕분입니다. 이는 고-NA EUV 리소그래피 생태계의 준비 상태를 보여주며, ASML 고객들에게 트윈스캔 EXE:5000 시스템 활용을 위한 인사이트를 제공할 것입니다. 임엑스는 고-NA EUV 특화 소재 및 장비의 성숙도 향상을 지속 지원, 제조 공정에 효과적으로 통합될 수 있도록 할 계획입니다. 임엑스 Steven Scheer 수석 부사장은 고-NA 활용 로직 및 메모리 패터닝의 초기 검증 성과에 대해 기쁨을 표했으며, 이를 통해 설계 유연성 향상과 함께 패터닝 비용 및 복잡성이 줄어들 것으로 기대했습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.