Rapidus는 일본의 IIM-1 시설에서 2nm 게이트 올 어라운드(GAA) 트랜지스터 구조를 갖춘 시험 웨이퍼의 프로토타입 제작을 시작했습니다. 회사는 초기 시험 웨이퍼가 예상되는 전기적 특성을 달성하고 있으며, 이는 제조 도구의 성공적인 작동과 공정 기술 개발의 진전을 나타냅니다.
프로토타입 제작은 반도체 생산에서 중요한 단계로, 새로운 기술 회로가 신뢰성 있게 작동하고 성능 기준을 충족하는지 확인합니다. Rapidus는 현재 시험 회로의 다양한 전기적 특성을 측정하고 있으며, 여기에는 임계 전압, 구동 전류, 누설 전류, 서브 임계 기울기, 스위칭 속도, 전력 소비 및 정전 용량이 포함됩니다.
IIM-1 사이트는 2023년 9월 건설이 시작된 이후 빠르게 발전해 왔으며, 2024년 청정실 완공 및 2024년 12월 고급 EUV 도구 설치와 같은 중요한 이정표를 달성했습니다. 현재 이 팹은 시험 웨이퍼를 운영할 수 있는 능력을 갖추고 있으며, 전기적 특성을 측정하여 제조 공정을 식별하고 개선할 수 있습니다.
Rapidus의 접근 방식에서 주목할 만한 점은 모든 전면 단계에서 단일 웨이퍼 처리 방식에 전념하고 있다는 점으로, 이는 인텔, 삼성, TSMC와 같은 주요 경쟁업체들이 사용하는 배치 처리 방식과 대조됩니다. 이 방법은 각 작업에 대한 정밀한 제어를 가능하게 하여 실시간 조정 및 조기 이상 감지를 통해 AI 기반 공정 최적화를 위한 데이터 수집을 향상시킬 수 있습니다. 그러나 단일 웨이퍼 처리는 장비의 복잡성과 개별 웨이퍼 취급의 필요성으로 인해 처리량이 낮아지고 비용이 증가할 수 있습니다.
이러한 도전에도 불구하고 Rapidus는 결함 감소와 수율 개선에서의 장기적인 이점이 2nm 칩 생산을 위한 단일 웨이퍼 처리 방식에 대한 투자를 정당화한다고 믿고 있습니다. 회사는 또한 2026년 1분기에 첫 번째 공정 개발 키트를 출시하여 초기 고객을 지원하고 IIM-1 사이트에서 칩 설계 프로토타입 제작을 촉진할 계획입니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.