일본의 라피두스는 2027년 가동을 목표로 2nm급 공정 기술을 개발하여 TSMC와 경쟁할 준비를 하고 있습니다. 이 회사는 생산 효율성을 높이기 위해 동일한 시설에서 첨단 패키징 기술을 통합할 계획입니다. 그러나 전 인텔 CEO인 패트 겔싱어는 Rapidus가 TSMC와 차별화하기 위해 독창적인 기술 발전을 제공해야 한다고 강조했습니다. TSMC는 효율적인 운영으로 잘 알려져 있습니다.
겔싱어는 Rapidus의 노력이 칭찬할 만하지만, 단순히 생산을 간소화하는 것만으로는 기존 경쟁자들에 맞서기에는 부족하다고 언급했습니다. Rapidus가 제안한 혁신 중 하나는 웨이퍼 제조와 통합된 완전 자동화 패키징으로, 이는 생산 일정을 크게 단축할 수 있습니다. 그러나 이 기능은 초기 단계에서는 제공되지 않으며, 초기 단계는 웨이퍼 파일럿 제조에만 집중할 예정입니다.
이 회사는 게이트 올 어라운드(Gate-all-around) 트랜지스터를 사용하는 2nm 기술로 웨이퍼의 시험 생산을 시작할 예정이며, 2027년까지 대량 생산을 계획하고 있습니다. Rapidus는 7월까지 첫 샘플 웨이퍼를 제공할 계획이며, 초기 고객에게 프로토타입 개발을 위한 설계 도구를 제공할 것입니다.
또한, Rapidus는 홋카이도 치토세에 위치한 혁신적 제조 통합 시설에 ASML의 EUV 및 DUV 리소그래피 기계를 설치하여 파일럿 운영을 위한 초기 운영 이정표를 달성했습니다. 더불어, 라피두스 칩렛 솔루션(Rapidus Chiplet Solutions)이라는 연구 센터가 세이코 엡손의 치토세 위치에 설립되고 있으며, 이는 고대역폭 메모리 모듈을 위한 3D 패키징 및 테스트 방법을 포함한 후처리 과정에 집중하고 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.