화웨이가 차세대 AI 가속기인 아센드 910D를 위해 쿼드 칩렛 디자인에 대한 특허를 출원했습니다. 이 디자인은 엔비디아의 쿼드 칩렛 루빈 울트라와 유사하며, 화웨이가 AI GPU 성능을 향상시키려는 야망을 나타냅니다. 특허는 화웨이가 TSMC의 포장 기술에 필적할 수 있는 고급 포장 기술을 개발하고 있음을 시사하며, 이는 미국 제재를 우회하고 엔비디아에 대한 경쟁 우위를 가속화할 수 있는 가능성을 제공합니다.
특허는 TSMC의 CoWoS-L 또는 인텔의 EMIB와 Foveros 3D 기술과 유사한 다리 형태의 상호 연결을 활용하는 쿼드 칩렛 프로세서 아키텍처를 상세히 설명하고 있습니다. 이 디자인은 AI 훈련을 지원할 것으로 예상되며, HBM 클래스 메모리 모듈과 결합될 가능성이 높습니다.
리소그래피 기술에서 뒤처져 있음에도 불구하고, 화웨이와 SMIC는 TSMC와 포장 능력에서 경쟁할 수 있을 것으로 보입니다. 이러한 발전은 중국 기업들이 구형 공정 노드를 사용하여 여러 칩렛을 결합할 수 있게 하여, 최첨단 노드에서 생산된 성능 수준에 도달할 수 있는 가능성을 열어줍니다.
추정에 따르면, 단일 칩렛 아센드 910B의 다이 크기는 665 mm²이며, 910D는 2,660 mm²에 이를 수 있습니다. 만약 16개의 HBM 메모리 칩렛을 포함한다면, 총 실리콘 면적은 약 4,020 mm²에 이를 것이며, 최소 다섯 개의 EUV 레티클 크기(858 mm²)가 필요할 것입니다. 이는 TSMC가 2026년 대량 생산을 위해 도입할 계획인 포장 유형입니다.
처음에는 회의적으로 받아들여졌던 쿼드 칩렛 아센드 910D에 대한 루머는 신뢰성을 얻고 있으며, 성능 면에서 엔비디아의 H100을 초월할 것이라는 전망이 제기되고 있습니다. 그러나 모든 특허 출원이 실제 제품으로 이어지는 것은 아니므로 주의가 필요합니다.
또한 화웨이는 엔비디아의 H20와 경쟁하기 위해 아센드 920이라는 이름의 또 다른 프로세서를 개발하고 있는 것으로 전해지고 있으며, 명명 규칙이 일관되지 않은 것으로 보입니다. 이 보고서는 이러한 주장에 어느 정도의 신빙성이 있을 수 있음을 시사합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.