TSMC는 완성된 웨이퍼의 가격을 크게 인상할 예정이며, N2에서 A14 제조 단계로 전환하면서 비용이 30,000달러에서 45,000달러로 상승할 것으로 보입니다. 이러한 인상은 주로 첨단 반도체 기술과 관련된 설계 및 개발 비용의 급증에 기인합니다. 최근 보고서에 따르면, 2nm 칩의 개발 비용은 10억 달러를 초과할 수 있으며, 이는 3년 전 추정된 7억 2500만 달러와는 큰 차이를 보입니다.
TSMC 기술 심포지엄에서 회사는 다음 제조 단계에서 개발 비용이 크게 증가할 것이라고 강조했습니다. 예를 들어, 3nm 칩의 비용은 10억 달러에 근접할 것으로 예상되며, 이는 기술 노드가 발전함에 따라 비용이 상승하는 추세를 강화합니다. 올해 첫 N2 칩의 예상 가격은 웨이퍼당 약 30,000달러로 지속적으로 언급되고 있으며, A14 단계에서는 이 수치가 45,000달러로 상승할 것으로 보입니다.
그러나 가격 데이터는 다소 추정적이며, 기술 노드 간 비용이 최대 50% 증가한 역사적 추세에 의존하고 있습니다. 웨이퍼 가격은 새로운 공장 건설과 새로운 자재 및 기계 조달을 포함하며, 이는 인플레이션과 관세의 영향을 받습니다. 따라서 이러한 초기 비용을 감당할 수 있는 기업은 가장 강력한 기업에 한정되며, 출시 후 가격 하락은 일반적으로 5%에서 10%로 미미하며, 이후 몇 년 동안 새로운 제조 단계가 채택됨에 따라 더 큰 감소가 발생합니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.