TSMC는 2025 유럽 기술 심포지엄에서 고해상도 High-NA EUV 기술 없이도 운영할 수 있는 능력을 재확인하며, 대신 전통적인 저해상도 Low-NA EUV를 활용한 다중 패터닝에 집중할 것이라고 밝혔습니다. TSMC의 이 제조 공정에 대한 경험은 최소한 4년 이상 효과를 유지할 것으로 예상됩니다. TSMC의 기술 책임자인 케빈 장은 고해상도 High-NA EUV가 흥미로운 기술이지만, 현재 시스템당 약 4억 유로의 비용이 가장 좋은 저해상도 Low-NA EUV 시스템의 2억 유로 가격에 비해 부담이 크다고 언급했습니다. 최신 NXE:3800E 시스템은 이전 EUV 모델보다 훨씬 강력하며, 2026년 ASML에서 업그레이드된 NXE:4000이 출시될 예정으로, TSMC는 업그레이드 가능한 시스템 덕분에 이득을 볼 것입니다. 장은 TSMC가 A14 제조 단계에서도 고해상도 High-NA EUV가 필요하지 않다고 밝혔으며, 다른 분야의 발전이 이를 통해 이루어질 수 있다고 설명했습니다. TSMC의 고해상도 High-NA EUV 도입 일정은 불확실하며, 다음 성능 단계인 A14P는 2029년경에 고려될 수 있습니다. Micron은 EUV에서 다중 패터닝의 불가피성에 대해 언급하며, 이전 스캐너 버전과의 유사성을 강조했습니다. 그들은 다중 패터닝에 대한 광범위한 지적 재산을 개발했으며, 이를 EUV 기술로 확장할 계획입니다. 현재 EUV를 사용하는 모든 대량 생산 노드는 단일 패터닝을 사용하고 있지만, 업계 전반에서 미래 노드를 위한 EUV 다중 패터닝 개발을 위한 연구개발이 진행되고 있습니다. 반면 Intel은 고해상도 High-NA EUV에 대한 보다 공격적인 일정을 추구하고 있으며, 2027년까지 이를 사용하고 2028년까지 제품을 출시할 계획입니다. 전반적으로 TSMC의 전략은 비용 효율성과 기술적 적응성을 강조하는 반면, Intel의 접근 방식은 더 높은 비용에도 불구하고 고해상도 High-NA EUV로의 즉각적인 추진을 반영하고 있습니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.