인텔의 루나 레이크(Lunar Lake) 아키텍처는 설계에서 중요한 변화를 나타내며, 초고효율의 Arm 유사 기능과 전통적인 x86 기반을 결합하고 있습니다. 하드웨어 애호가인 Fritzchens Fritz가 제공한 고해상도 다이 사진은 칩의 엔지니어링에 대한 복잡한 세부 사항을 드러냅니다.
루나 레이크(Lunar Lake)는 퀄컴과 애플 실리콘의 Arm 기반 대안과 밀접하게 경쟁하지만, 가격은 4자리 수에 해당하여 프리미엄 제품임을 나타냅니다. 전 CEO인 팻 겔싱어(Pat Gelsinger)는 루나 레이크(Lunar Lake)를 '일회성' 설계로 설명하며, 인텔의 로드맵에 즉각적인 후속 제품이 없음을 시사했습니다.
이 아키텍처는 TSMC의 N3B 공정을 사용하여 컴퓨트 타일(Compute Tile)을 제작하며, 여기에는 12MB의 L3 캐시와 코어당 2.5MB의 개인 L2 캐시를 공유하는 네 개의 라이온 코브(Lion Cove) 성능 코어가 포함되어 있습니다. 애로우 레이크(Arrow Lake)와는 달리, 효율 코어(스카이몬트 기반)는 전용 4MB L2 캐시가 있는 별도의 '저전력 섬(Low Power Island)'에서 작동합니다. 또한, 이 칩은 여섯 개의 신경 연산 엔진(Neural Compute Engine)을 갖춘 신경 처리 장치(NPU)를 특징으로 하여, 거의 48 TOPS의 AI 성능을 제공합니다.
배틀메이지(Battlemage) 아키텍처를 기반으로 한 통합 GPU는 최대 여덟 개의 Xe2-LPG 코어를 지원하며, 미디어 엔진(Media Engine)을 포함합니다. 이 설계는 주요 처리 요소를 단일 칩렛으로 통합하여 지연 시간과 전력 소비를 줄여 성능을 향상시킵니다. 8MB의 시스템 레벨 캐시(System-Level Cache, SLC)는 CPU 코어, 통합 GPU, NPU 및 미디어 엔진 간에 공유되어 효율성을 더욱 최적화합니다.
TSMC의 N6 공정으로 제작된 플랫폼 컨트롤러 타일(Platform Controller Tile)은 I/O 익스텐더(I/O Extender) 역할을 하며, USB, 썬더볼트(Thunderbolt), PCIe 인터페이스와 같은 필수 연결 기능을 통합하고 있습니다. 모든 구성 요소는 인텔의 포베로스(Foveros) 3D 패키징 기술을 통해 상호 연결되어 구조적 무결성과 성능을 향상시킵니다.
사양은 상세하지만, 구성 요소의 정확한 배치는 직접적인 엔지니어링 통찰 없이 추측에 불과합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.