인텔의 애로우 레이크 아키텍처가 상세한 다이 샷을 통해 공개되었으며, 혁신적인 칩렛 기반 설계를 선보이고 있습니다. 이 이미지는 코어 울트라 200S 시리즈 CPU의 레이아웃을 보여주며, 컴퓨트 타일, IO 타일, SoC 타일, GPU 타일과 구조적 무결성을 위한 필러 다이를 포함하고 있습니다.
컴퓨트 다이는 TSMC의 고급 N3B 공정에서 제조되었으며, 크기는 117.241 mm²입니다. 반면 IO 타일과 SoC 타일은 구형 N6 공정에서 생산되며, 각각 24.475 mm²와 86.648 mm²의 크기를 가지고 있습니다. 기본 타일은 인텔의 22nm FinFET 공정으로 제작되었습니다.
이 아키텍처는 다양한 하위 구성 요소를 포함하고 있습니다. IO 다이는 썬더볼트 4 컨트롤러와 PCIe 버퍼를 통합하고, SoC 타일은 디스플레이 엔진과 DDR5 메모리 컨트롤러를 포함하며, GPU 타일은 네 개의 Xe GPU 코어와 Arc Alchemist 렌더 슬라이스를 특징으로 합니다.
코어 구성에서 주목할 만한 변화는 E-코어가 P-코어 사이에 배치되어 열 집중 현상을 완화하는 것으로, 이는 인텔의 이전 설계와 다릅니다. 캐시 레이아웃은 P-코어에 대해 36MB의 L3 캐시와 E-코어 클러스터당 3MB의 L2 캐시로 구성되어 있으며, 클러스터를 연결하는 인터커넥트가 성능을 향상시킵니다.
애로우 레이크는 인텔의 가장 복잡한 아키텍처 중 하나임에도 불구하고, 인터커넥트 문제로 인한 지연 시간 문제로 인해 AMD의 라이젠 9000 시리즈 및 인텔의 14세대 프로세서에 비해 성능이 저하되는 도전에 직면해 있습니다. 그러나 칩렛 설계는 향후 최적화와 타일의 독립적인 개발을 가능하게 하여, 이후 버전에서 효율성을 개선하고 비용을 절감할 수 있는 잠재력을 가지고 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.