인텔은 Intel Foundry Direct 2025 컨퍼런스에서 High-NA EUV 기술에 대한 전략을 발표했습니다. 이 회사는 다가오는 14A 공정 노드에 High-NA EUV를 사용할 가능성을 탐색하고 있지만, 완전히 의존하지 않고 대신 표준 Low-NA EUV를 활용하는 백업 계획을 선택했습니다. 인텔은 두 번째 High-NA EUV 장비를 확보했으며, 현재 오리건 주의 제조 시설에 설치되어 있지만, ASML의 Twinscan NXE:5000 기계 개발이 진행 중이어서 생산은 아직 시작되지 않았습니다. 이 기계는 각각 약 4억 달러의 비용이 듭니다.
인텔의 부사장 겸 CTOO인 Dr. Naga Chandrasekaran은 14A 기술에 대한 High-NA와 Low-NA 솔루션이 설계 규칙 호환성이 있음을 강조하며, 고객이 선택한 제조 경로에 관계없이 설계를 변경할 필요가 없다고 밝혔습니다. 인텔은 두 생산 흐름이 유사한 결과를 낼 것이라고 주장하며, 새로운 기술 채택과 관련된 위험을 완화하고 있습니다. High-NA EUV는 14A 노드의 제한된 수의 레이어에 사용될 것으로 예상되며, 다른 레이어는 다양한 해상도의 기계를 사용할 것입니다.
High-NA EUV의 비용 효율성에 대한 회의론에도 불구하고, 인텔은 개발 단계에서 High-NA 리소그래피를 사용하여 30,000개의 웨이퍼를 이미 생산했습니다. 이 회사는 약 40개의 공정 단계를 줄여 제조 흐름을 단순화함으로써 상당한 비용 절감을 기대하고 있습니다. 그러나 High-NA EUV는 한 번에 반 개의 레티클만 인쇄할 수 있어 전체 레티클 크기의 프로세서를 인쇄하려면 두 번의 인쇄가 필요하며, Low-NA는 한 번의 인쇄로 전체 레티클을 처리할 수 있습니다.
인텔의 신중한 접근은 10nm 노드에서의 과도한 신기술 의존으로 인한 과거의 어려움에서 비롯됩니다. 대체 Low-NA 생산 흐름의 개발은 새로운 제조 기술과 관련된 위험을 완화하기 위한 더 넓은 전략의 일환입니다. 반면, 경쟁사인 TSMC는 A14 노드에 대해 High-NA를 채택하지 않을 것이라고 확인하며, 고급 제조 기술에 대한 다른 접근 방식을 나타내고 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.