이 기사는 TSMC가 2025 심포지엄에서 발표한 패키징 기술의 발전에 대해 다루고 있으며, CoWoS, SoIC, SoW에 중점을 두고 있습니다. TSMC의 3DFabric은 다양한 패키징 옵션을 포함하고 있으며, CoWoS-L과 SoIC Gen 3는 점점 더 복잡해지는 칩 설계를 처리하는 능력으로 주목받고 있습니다. 이 분야의 성장률은 매우 높으며, 일부 기술은 연간 최대 100%의 성장을 경험하고 있습니다. TSMC는 현재 고급 패키징 솔루션에 대한 높은 수요로 인해 용량 문제에 직면해 있습니다.
TSV(Through-Silicon Vias)를 사용하여 칩을 직접 쌓을 수 있는 SoIC는 아직 초기 단계에 있지만, 향후 몇 년 내에 크게 확장될 것으로 예상됩니다. N3 칩과 쌓인 N4 칩의 생산이 시작될 예정이며, 새로운 Face-to-Face 방법을 활용하여 상호 연결성을 향상시킬 것입니다. 2029년에는 완전한 Gate-All-Around (GAA) 솔루션이 예상됩니다.
CoWoS 기술은 대형 칩에 필수적이 되었으며, CoWoS-L은 이전 모델인 CoWoS-S보다 더 큰 칩 구성을 허용합니다. 인터포저에서의 칩 크기에 대한 이론적 한계가 크게 확장되었으며, 2027년에는 여러 개의 쌓인 SoIC 칩과 HBM4E 스택을 포함하는 대형 칩의 가능성이 예상됩니다.
System on Wafer (SoW) 기술도 개발 중이며, Cerebras Waferscale System이 주목할 만한 예입니다. 2027년에는 SoW-X가 칩과 HBM의 웨이퍼 수준 통합을 더욱 향상시킬 것으로 기대됩니다.
TSMC는 또한 패키징 솔루션에 전원 공급 및 광 데이터 연결을 통합하는 데 집중하고 있으며, 이는 효율성을 개선하고 전력 소비를 줄이는 데 기여할 것입니다. 이러한 혁신은 전통적인 컴퓨팅 장치에 국한되지 않고 자동차 및 로봇 응용 프로그램으로 확장될 것으로 예상되며, TSMC의 칩 기술 미래에 대한 광범위한 비전을 반영하고 있습니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.