TSMC는 올해 하반기에 2nm N2 공정 노드의 대량 생산을 시작할 예정이며, 이를 위해 게이트 올 어라운드(gate-all-around, GAA) 나노시트 트랜지스터를 활용합니다. 이 새로운 기술은 성능과 전력 효율성에서 10%에서 15%의 성능 향상과 25%에서 30%의 전력 감소를 기대할 수 있는 중요한 발전을 약속합니다. N2 공정은 또한 트랜지스터 밀도를 15% 증가시켜 AMD의 EPYC '베니스' CPU와 애플의 2025년 다양한 기기를 위한 칩 등 향후 제품에 중요한 발전이 될 것입니다.
N2 노드는 TSMC가 GAA 기술을 처음으로 적용한 공정으로, 게이트가 채널을 감싸면서 성능을 향상시키고 누설 전류를 줄입니다. 또한, 초고성능 금속-절연체-금속(super-high-performance metal-insulator-metal, SHPMIM) 커패시터의 도입으로 전력 안정성과 성능이 향상되어 이전 설계의 커패시턴스 밀도를 두 배 이상 달성할 수 있습니다. TSMC는 N2가 고객의 빠른 채택을 경험하고 있으며, 첫 해에 N5 노드의 두 배에 달하는 새로운 테이프 아웃(tape-out)이 이루어져 강한 시장 관심을 나타내고 있다고 보고했습니다.
앞으로 TSMC는 2026년에 A16 및 N2P 공정 기술을 도입할 계획이며, N2P는 전통적인 전력 공급 네트워크를 제공하고 N2에 비해 5%에서 10% 더 높은 성능과 낮은 전력 소비를 약속합니다. A16은 고성능 애플리케이션을 위한 효율성을 높이는 보다 복잡한 백사이드 전력 공급 네트워크를 특징으로 할 것입니다. TSMC는 또한 최대 클럭 속도를 위해 설계된 N2X를 도입할 예정이며, 이는 2027년에 대량 생산에 들어갈 것으로 예상됩니다. 전반적으로 TSMC의 N2 공정 노드에서의 발전은 모바일부터 고성능 컴퓨팅에 이르는 다양한 애플리케이션을 위한 반도체 기술의 도약을 의미합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.