TSMC의 새로운 기술 노드에서의 수율에 대한 최근 소문이 2025 기술 심포지엄에서 다루어졌으며, 유망한 결과가 공개되었습니다. N2 공정은 현재 대량 생산이 시작되기 불과 6개월 전에 성공적인 선행 공정인 N5와 N7과 거의 동일한 결함률을 기록하고 있습니다.
인텔은 18A 공정에서 좋은 결함 밀도를 발표했으며, 이에 TSMC는 유사한 발전을 선보였습니다. 여름 말 대량 생산이 시작될 예정인 N2 공정은 Nvidia와 AMD와 같은 기업들이 성공적으로 활용해온 잘 확립된 N5 제조 노드와 동등한 수준에 도달한 것으로 보고되고 있습니다.
N2 공정은 특히 애플이 주도하는 모바일 칩 분야의 잠재 고객들로부터 큰 관심을 받고 있습니다. 그러나 고성능 컴퓨팅(HPC) 분야에서도 수요가 증가하고 있습니다. 향후 N2P와 N2X는 CPU, GPU 등 다양한 제품에 맞춰 제공될 것으로 예상됩니다.
N3 공정은 시작이 순탄치 않았으나 현재 성공적인 궤도에 올라 있습니다. 대량 생산 시작 6분기 후 결함률이 크게 개선되었으며, 지난해 N3E가 도입되었습니다. 올해는 N3P가 생산 공정으로 사용되며, 내년에는 N3X가 뒤따르고, N3C는 향후 몇 년간 저비용 진입 솔루션으로 활용될 것입니다. Gate All Around (GAA) 기술의 도입은 N2 또는 이후 발전에서 이루어질 것으로 기대됩니다.
* 이 글은
computerbase.de의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.