TSMC는 2024년 4분기에 N3P(3세대 3nm급) 공정 기술의 생산을 시작하여 클라이언트 및 데이터 센터 애플리케이션의 성능을 향상시킵니다. N3P는 동일한 누설 전류에서 5%의 성능 향상, 동일 주파수에서 5%에서 10% 낮은 전력 소비, 그리고 특히 SRAM 중심 설계에 유리한 4%의 트랜지스터 밀도 증가를 제공합니다. 이 기술은 N3E의 직접적인 광학 축소로, 설계 규칙과 IP 호환성을 유지합니다. N3P에 이어 TSMC는 2025년 하반기에 N3X를 도입할 계획이며, 이는 N3P에 비해 5%의 성능 향상 또는 7%의 전력 소비 감소를 약속합니다. N3X는 최대 1.2V 전압을 지원하여 요구가 높은 애플리케이션을 위한 최대 주파수를 가능하게 하지만, 최대 250% 높은 누설 전력이라는 상당한 대가가 따릅니다. N3X의 대량 생산은 일정대로 진행 중이며, TSMC는 고객의 투자 이익을 극대화하기 위해 각 새로운 노드에서 개선 사항을 제공할 계획입니다. TSMC의 전략은 단일 개발 키트 내에서 여러 버전의 공정 기술을 제공하여 비싼 장비의 장기 사용과 IP 재사용을 가능하게 하는 것입니다. TSMC의 N3 패밀리가 향후 고급 프로세서에서 지배적인 역할을 할 것으로 예상되는 가운데, AMD의 첫 2nm 칩도 게이트 올 어라운드 나노시트 트랜지스터를 활용하여 곧 출시될 예정입니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.