JEDEC는 JESD238에 따라 HBM4(고대역폭 메모리 4) 사양을 공식 발표하였으며, 이는 AI 작업 부하, 고성능 컴퓨팅 및 고급 데이터 센터 환경의 증가하는 요구를 충족하기 위한 것입니다. 새로운 표준은 메모리 대역폭, 용량 및 효율성을 향상시키기 위해 중요한 아키텍처 변경 및 인터페이스 업그레이드를 도입합니다.
HBM4는 수직으로 쌓인 DRAM 다이를 유지하면서 대역폭, 효율성 및 설계 유연성에서 상당한 발전을 이루어 HBM3를 개선하였습니다. 2048비트 인터페이스를 통해 최대 8 Gb/s의 전송 속도를 지원하며, 총 대역폭은 최대 2 TB/s에 달합니다. 주요 업그레이드는 HBM3의 스택당 독립 채널 수를 16개에서 HBM4의 32개로 늘린 것으로, 각 채널은 두 개의 가상 채널을 갖추고 있어 메모리 작업에서 접근 유연성과 병렬성을 향상시킵니다.
전력 효율성 측면에서 JESD270-4 사양은 다양한 공급업체별 전압 수준을 허용하여 전력 소비를 줄이고 에너지 효율성을 개선합니다. HBM4는 기존 HBM3 컨트롤러와 호환되며, 단일 컨트롤러가 두 메모리 표준 모두에서 작동할 수 있어 채택이 용이하고 시스템 설계의 유연성을 높입니다.
이 표준은 또한 행 해머 완화를 위한 지향적 새로 고침 관리(Directed Refresh Management, DRFM)와 향상된 신뢰성, 가용성 및 서비스성(RAS) 기능을 포함합니다. HBM4는 4-high에서 16-high까지의 스택 구성을 지원하며, DRAM 다이 밀도는 24Gb 또는 32Gb로, 요구되는 작업 부하에 적합한 높은 메모리 밀도를 제공합니다.
주목할 만한 아키텍처 변경 사항은 명령 및 데이터 버스를 분리하여 동시성을 개선하고 지연 시간을 줄여 다중 채널 작업에서 성능을 향상시키는 것입니다. 또한 HBM4는 더 빠른 데이터 전송 속도와 더 큰 채널 효율성을 지원하기 위해 새로운 물리적 인터페이스와 신호 무결성 개선 기능을 갖추고 있습니다.
HBM4의 개발은 삼성, 마이크론, SK 하이닉스 등 주요 산업 플레이어 간의 협력을 통해 이루어졌으며, 이들은 곧 HBM4 호환 제품을 선보일 예정입니다. AI 모델과 HPC 애플리케이션이 더 많은 계산 자원을 요구함에 따라 HBM4 표준은 이러한 요구를 충족하기 위해 차세대 메모리 기술의 사양을 제공하여 데이터 처리량 및 처리 과제에 대응할 수 있도록 할 것입니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.