인텔은 High-NA EUV 리소그래피에서 상당한 발전을 이루었으며, 두 대의 High-NA 리소그래피 기계를 설치하고 30,000개의 웨이퍼를 처리했습니다. 그러나 이 기술은 도구당 3억 8천만 달러에서 4억 달러에 달하는 높은 비용과 포토마스크 공급망 개편의 경제적 타당성 등 주요 장애물에 직면해 있습니다. 단일 High-NA 노출은 Low-NA 노출보다 2.5배 더 비쌉니다. 이로 인해 가까운 미래에 대한 실현 가능성에 대한 우려가 제기되고 있습니다.
ASML의 Twinscan EXE:5000은 150톤의 무게와 비슷한 가격으로, Low-NA 이전 모델의 약 두 배에 해당합니다. IBM의 시뮬레이션에 따르면, High-NA는 여러 Low-NA 노출을 대체할 때 비용 효율적일 수 있지만, 두 개의 Low-NA 패스를 대체할 경우 더 비쌉니다. 인텔의 이미징 결과는 High-NA EUV 리소그래피가 복잡한 층에 대해 기술적으로 실행 가능하며, 비용 및 결함률 감소의 잠재력을 가지고 있음을 나타냅니다.
인텔의 High-NA EUV 도구의 조기 채택은 경쟁 우위를 제공합니다. 인텔은 상당한 공정 데이터를 수집하고 고용량 제조를 위한 시스템을 검증했습니다. 이 회사는 2026년 예상되는 14A(1.4nm급) 노드의 촉박한 일정에 맞추기 위해 포토마스크 및 광학 근접 보정과 같은 필요한 기술을 병행하여 개발했습니다.
그러나 High-NA EUV의 작은 노출 필드는 GPU 및 CPU와 같은 대형 칩의 패터닝을 복잡하게 만듭니다. 인텔은 이 문제를 해결하기 위해 더 큰 포토마스크를 사용할 것을 제안하지만, 이는 마스크 공급망의 완전한 개편을 요구합니다. 또한 금속 산화물 저항제가 High-NA에 대한 선호 옵션으로 떠오르고 있으며, 전통적인 저항제보다 더 나은 성능을 제공합니다.
인텔은 14A 노드에 High-NA EUV를 구현할 계획이지만, 이번 세대에는 Low-NA EUV로도 충분할 수 있음을 인정하고 있습니다. 광범위한 채택은 비용 절감 및 인프라 개선이 일치하는 1.0nm급 세대까지 지연될 수 있습니다. 인텔의 조기 투자는 기술이 성숙해짐에 따라 유리한 위치를 차지하게 합니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.