AMD는 2026년 출시 예정인 6세대 EPYC '베니스' 프로세서의 코어 복합 다이(CCD)로 첫 2nm급 실리콘을 발표했습니다. 이 CCD는 TSMC의 N2 공정 기술로 설계된 첫 번째 고성능 컴퓨팅(HPC) CPU 디자인으로, AMD의 기술 로드맵 발전에 대한 의지를 나타냅니다.
EPYC '베니스' 프로세서는 Zen 6 마이크로아키텍처를 활용할 것으로 예상되며, TSMC의 N2(2nm급) 공정을 사용하여 제작될 것입니다. 프로세서에 대한 구체적인 세부 사항은 아직 공개되지 않았지만, AMD는 실리콘이 성공적으로 전원이 켜지고 초기 기능 테스트를 통과했다고 확인했습니다.
TSMC의 N2 공정은 게이트 올 어라운드(GAA) 나노시트 트랜지스터를 도입하여 전력 소비를 24%에서 35% 줄이거나 일정 전압에서 15%의 성능 향상을 약속하며, 이전 N3 세대에 비해 트랜지스터 밀도를 1.15배 증가시킵니다. 이러한 발전은 혁신적인 트랜지스터 설계와 N2 NanoFlex 기술의 공동 최적화 프레임워크에 기인합니다.
AMD의 발표는 인텔이 TSMC의 N2 기술과 경쟁할 차세대 제온 '클리어워터 포레스트' 프로세서의 출시를 연기한 것에 따른 것입니다. 또한, AMD는 아리조나에 위치한 TSMC의 팹 21에서 생산된 5세대 EPYC 프로세서의 실리콘을 검증하여 일부 현재 세대 CPU가 미국에서 제조될 수 있도록 했습니다. TSMC와의 협력은 고성능 실리콘의 성능, 전력 효율성 및 수율을 향상시킬 것으로 기대되며, AMD의 생산 능력에 중요한 이정표가 될 것입니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.