인텔은 오리건에 위치한 D1 개발 팹에서 두 대의 ASML High-NA Twinscan EXE:5000 EUV 리소그래피 도구를 사용하여 30,000개의 웨이퍼를 성공적으로 가공했습니다. 이 이정표는 SPIE 고급 리소그래피 + 패터닝 컨퍼런스에서 발표되었으며, 인텔의 반도체 제조 능력 향상에 대한 의지를 강조합니다.
각각 약 3억 5천만 유로의 비용이 드는 High-NA EUV 기계는 인텔의 14A(1.4nm급) 칩 생산에 중요한 역할을 합니다. 인텔은 이러한 첨단 도구를 채택한 첫 번째 주요 반도체 제조업체로서, 포토마스크 재료 및 화학물질을 포함한 다양한 제조 측면에서 업계 표준을 설정하는 것을 목표로 하고 있습니다.
30,000개의 웨이퍼를 분기별로 가공하는 것은 상업용 시스템에 비해 적은 수치지만, 연구 및 개발에 있어 중요한 의미를 가지며, 인텔이 High-NA EUV 시대에서 선도적인 역할을 하겠다는 진지한 접근 방식을 나타냅니다. Twinscan EXE:5000 도구는 이전 모델보다 더 신뢰성이 높으며, 단일 노출로 8nm의 해상도를 달성할 수 있어, 유사한 해상도를 얻기 위해 이중 패터닝이 필요한 Low-NA EUV 시스템에 비해 주목할 만한 개선을 보여줍니다.
High-NA EUV 도구는 Low-NA 시스템에 비해 노출 필드를 절반으로 줄이므로, 칩 개발자들은 설계 변경이 필요합니다. 인텔의 공격적인 채택 전략은 TSMC의 보다 신중한 접근 방식과 대조적이며, 각 반도체 제조업체는 High-NA EUV 기술과 관련된 복잡성과 비용을 탐색하고 있습니다.
* 이 글은
tomshardware.com의 기사를 요약한 것입니다. 전체 기사의 내용은
이곳에서 확인하실 수 있습니다.